Merge "Fix compiler warning in mips/dspr2"

Merge "Compute skippable inside the block_rd_txfm loop."

Fix compiler warning in mips/dspr2

This commit fixes the mix declaration and definition warning when
mips/dspr2 is turned on.

Change-Id: I633d6fe42368b9ac35b106786ebac6969ad53552

Merge changes Ic1ce346a,Ic0b4e92c

* changes:
  Simplify model_rd_for_sb HBD ifdefs
  Simplify dist_block HBD ifdefs

Compute skippable inside the block_rd_txfm loop.

Change-Id: Iaa43aeeb7a2074495e00cdb83bb551c3f13d3ed2

Merge "Refactor mips/dspr2 on convolution."

Merge "Code refactor on InterpKernel"

Simplify model_rd_for_sb HBD ifdefs

Change-Id: Ic1ce346a053800ae3b2d77178f46e6a388357f6d

Simplify dist_block HBD ifdefs

Change-Id: Ic0b4e92cbaf813bcca8a8e9052c936c2e025e114

Merge "Short circuit rate_block in block_rd_txfm."

Refactor mips/dspr2 on convolution.

Change-Id: If59a39d5a92c261537342726f94bb7f7f26dfff3

Code refactor on InterpKernel

It in essence refactors the code for both the interpolation
filtering and the convolution. This change includes the moving
of all the files as well as the changing of the code from vp9_
prefix to vpx_ prefix accordingly, for underneath architectures:
(1) x86;
(2) arm/neon; and
(3) mips/msa.
The work on mips/drsp2 will be done in a separate change list.

Change-Id: Ic3ce7fb7f81210db7628b373c73553db68793c46

Give skip_txfm constants names.

This is using a define instead of an enum to keep byte packing.

Change-Id: I3abb07c8bfe377e19be4531b624af7b7b4207792

Short circuit rate_block in block_rd_txfm.

Don't run rate_block (cost_coeffs) if distortion alone is enough to
surpass best_rd.

This decreases 2nd pass runtime on HD at speed 2 by about 2%. There is
zero effect on output if tx_cache is removed.

Change-Id: Ia3b1cc77bfbe6ee988c395fde06c0eb92940b784

mips msa vp8 block subtract optimization

average improvement ~2x-3x

Change-Id: I30abf4c92cddcc9e87b7a40d4106076e1ec701c2

Merge "mips msa vp8 quantize optimization"

Remove tx cache and speed up tx size selection

1. The RD scores obtained during the tx size selection were stored in the
tx cache, and used to help make the tx decision for the following frames.
This wasn't used anymore in VP9 encoder. Recovered the related decision
making code from 1.5+ years ago, and borg tests didn't show any quality
gain. This patch removed it to lower the complexity.

2. An optimization was done after the above refactoring. If the tx_mode
is not TX_MODE_SELECT, we only need to test the chosen tx size instead
of all posible tx sizes. This gave a 1.5% average speed gain at speed 2,
and a 1% average speed gain at speed 3.

Change-Id: Id8cd650e066a8cef33829d8c15388a8138adc78c

Merge "Convert simple_model_rd_from_var from a speed check to a speed feature."

Merge "Exclude vpx intra prediction functions in vp8-only build"

Convert simple_model_rd_from_var from a speed check to a speed feature.

Change-Id: I8877025e172fff29bc4e270790211463b676b4d7

Exclude vpx intra prediction functions in vp8-only build

Currently vp8 is not using the intra prediction functions in vpx_dsp.

Change-Id: I1522b5f5cb12a81999fb126cf7c62c70259e7a52

mips msa vp8 quantize optimization

average improvement ~2x-3x

Change-Id: I6fc37191bf9cb5a67e1af9787d0d27659c17bdba

Cleanup rdcost_block_args

Change-Id: I9d613cbe9e76b5dd15e935878ef9fd04521690ba

Merge "Clean up some casts."

Merge "Cosmetics - Fix header file order in unit tests"

Cosmetics - Fix header file order in unit tests

Change-Id: I9582a8d74990125b71e8fe620f7f3f2585a30798

mips msa vp8 fdct optimization

average improvement ~2x-4x

Change-Id: Id0bc600440f7ef53348f585ebadb1ac6869e9a00

Merge "mips msa vp8 post proc optimization"

Merge "Comment zcoeff_blk."

Comment zcoeff_blk.

Change-Id: Iefc2eb78e71472ecf51802ec59ff32caef4bd0f4

Add const to a variable declaration

Change-Id: Idf572c22a87098665f5179dc3212a06d9a85a342

Fix a typo

Change-Id: Ief8eea8fe6bef139d1e94f8d6dfac5a44efe785d

Clean up some casts.

Change-Id: I264ca534cd7d4755906e20aea47e7a2523bca611

mips msa vp8 post proc optimization

average improvement ~2x-4x

Change-Id: I93abc15389649c169bb8b69127c0b95407d34692

Merge "mips msa vp8 filter by weight optimization"

Merge "add vp9_block_error_fp_neon"

Merge "Replace prefix vp9_ with vpx_ for intra prediction functions"

Merge "Replace vp9_ prefix in 2D-DCT functions with vpx_"

Merge "Remove vp9_dct.h file"

Merge "Move DC only forward 2D-DCT functions to vpx_dsp"

Replace vp9_ prefix in 2D-DCT functions with vpx_

Clean up the forward 2D-DCT function names in vpx_dsp.

Change-Id: I3117978596d198b690036e7eb05fe429caf3bc25

Remove vp9_dct.h file

The forward 32x32 2D-DCT functions are aligned in vpx_dsp folder.
The vp9_dct.h file is not effectively used now.

Change-Id: Ie7946b6fdd784b8e91496242337bc9002c75c281

Merge "Remove branch in inner loop of foreach_transformed_block_in_plane()"

Merge changes If196d9e5,Ib669d572

* changes:
  Simplify is_skippable to point straight to eobs.
  Don't initialize extra context tree buffers for 4x8 and 8x4.

Move DC only forward 2D-DCT functions to vpx_dsp

This completes the forward transform functions layout refactoring.

Change-Id: I996fb0fb795f41e2040f7b21db985774098aedbd

Merge "build/make/Android.mk: support TARGET_ARCH_ABI=x86_64"

Don't use 'h' for functions using x86inc.asm

In newer version of x86inc.asm 'h' is used as a modifier for register
names.

Change-Id: Ie5b9dd2f91ecdc8f6f18b2701b6dc23042b604e4

Merge "Move intra prediction functions from vp9/common/ to vpx_dsp/"

Merge "Factor 32x32 fwd DCT to vpx_dsp folder"

Factor 32x32 fwd DCT to vpx_dsp folder

Move the 32x32 2D-DCT implementations from vp9/ to vpx_dsp/.

Change-Id: Id3980696f8b69906ff7a59ff9fb2b9013d60047d

Fix dspr2 build.

Change-Id: I18895c29d6db872d033b3874de9dcd9501d0c10e

add vp9_block_error_fp_neon

~60-70% faster depending on the block size

Change-Id: Icdbaa9977a91a63cbcc6ead0cf19d5a2af7f27e1

mips msa vp8 filter by weight optimization

average improvement ~3x-5x

Change-Id: Ia808ae56b118e0e1b293901447aa5a0f597b405b

Merge "mips msa vp8 recon intra optimization"

Merge "Remove tx_select_threshes"

Move forward dct sse2 header file to vpx_dsp

Change-Id: Iba03852ce778c956200818e3473cfb2b48cf8d8e

Replace prefix vp9_ with vpx_ for intra prediction functions

Change-Id: I8ae6fb586f8d5d018ace228df11714f82b085076

Move intra prediction functions from vp9/common/ to vpx_dsp/

Change-Id: I64edc26cf4aab050c83f2d393df6250628ad43b8

Use common coefficient definition in neon idct implementations

Replace the duplicate coefficient definition in neon implementations
of inverse transform with those from vpx_dsp/txfm_common.h

Change-Id: I4cd9bd9569ab1793dfdbb6f16d80bcb581599f0d

Remove tx_select_threshes

Removed unused tx_select_threshes and tx_select_diff.

Change-Id: I5e9e7ad170056efe14b5f071e94d0c5a36e4a34c

Replace vp9_idct.h for precise dependency

This commit replaces vp9_idct.h with txfm_common.h in many SIMD
implementation files for precise file dependency.

Change-Id: If73dd726bb16537e7494f28538b0a169810f9756

Refactor vp9_idct.h file

Separate the common coefficient constant into vpx_dsp/txfm_common.h.
Move the SSE2 macro definitions to vpx_dsp/x86/txfm_common_sse2.h.
This clears the use case of vp9_idct.h in vpx_dsp folder.

Change-Id: I319735a2abf42888e5080ac14cfbcde34be7b121

mips msa vp8 recon intra optimization

average improvement ~3x-5x

Change-Id: I73306863e9bf172d5adc06b8dd54e43985d1e063

build/make/Android.mk: support TARGET_ARCH_ABI=x86_64

requires r10e or newer:

Android NDK, Revision 10e (May 2015)
...
Other bug fixes:
...
  - Fixed .asm support for ABI x86_64.

Change-Id: I51ec9a5f77c982b7412d922e896348a83ae2d7d6

Merge "Dynamic resize for real-time: reference scaling."

Remove redundant function definitions in vp9_dct_sse2.h

Change-Id: I283d364a4e65ca9bf6ff581da1d0b498433c5402

Remove vp9_dct.h from fwd_txfm_impl_sse2 header file

Change-Id: Ib3a4814fdb9d69cf6cc23bdd208f9bc9e7972edc

Merge "Move msa implementations of 2D-DCT to vpx_dsp"

Move msa implementations of 2D-DCT to vpx_dsp

Refactor and clean up the msa transform related code layout.

Change-Id: Ic5048bd3d62a6046589817da745370ea89448e44

Merge "mips msa vp8 bilinear filter optimization"

Remove branch in inner loop of foreach_transformed_block_in_plane()

Change-Id: Ib14d09376a9ce4fa5f541264e5c335aceb71380a

Simplify is_skippable to point straight to eobs.

Change-Id: If196d9e5c7a15ee7d988ee2ecbf155a54d59b480

Don't initialize extra context tree buffers for 4x8 and 8x4.

Change-Id: Ib669d572654f24fd43410a9399a8b609e87f846a

Merge "Code cleanup in vp9_encode_block_intra"

Merge "Allocate four |zcoeff_blk| for sub8x8 contexts."

Merge "Allocate eobs array per txblock and not per pixel."

mips msa vp8 bilinear filter optimization

average improvement ~3x-4x

Change-Id: I8c0b3d5c86c9eb4f802b87c971864d2cfceeb7cc

Merge "mips msa vp8 copy mem optimization"

Dynamic resize for real-time: reference scaling.

Avoid scaling the references if they have already been scaled.
Change only affects 1 pass non-svc mode for now.

Change-Id: I204f4079c026cba7adce7a7f855d072f6139ccec

Allocate four |zcoeff_blk| for sub8x8 contexts.

The RD and load save/code grabs it as groups of four. In practice there
is no change to physical allocations becaquse this is backed by a 16-byte
memalign.

Change-Id: I01e89769872300e23227e03dd24a6e229f482025

Allocate eobs array per txblock and not per pixel.

Change-Id: I5368f5fc7283420c38d5bd85e3077b761d94ace6

Merge "Add x86_64 flag to guard fwd_txfm_ssse3.asm in make file"

Merge "Fix vp9_psnrhvs.c build error"

Fix vp9_psnrhvs.c build error

Add vpx_dsp_rtcd.h to the header file list. The od_bin_fdct8x8()
here depends on forward 8x8 2D-DCT.

Change-Id: I1d71edc71f07069808823d2445c1cafd285e1b94

Add x86_64 flag to guard fwd_txfm_ssse3.asm in make file

This fixes a VS build error. Fix by @johannkoenig.

Change-Id: I6e71435d70ae56079db7328e4c7915416ece8fda

Refactor forward/inverse transform msa implementations

This commit factors out common macro definitions from the forward
and inverse transform implementations into vpx_dsp. It removes
the duplicate macro definitions from encoder and decoder folders.

Change-Id: I92301acbd3317075e9c5f03328a25abb123bca78

mips msa vp8 copy mem optimization

average improvement ~2x-4x

Change-Id: I3af3ecced96c5b8e0cb811256e5089e28fe013a2

Merge "mips/dspr2: fix vp9-highbitdepth build"

Merge "Take out VP9_ prefix from mips/msa macros"

Merge "mips msa vp8 sixtap filter optimization"

Merge "Added TODOs for two unused #defines"

Take out VP9_ prefix from mips/msa macros

The msa macros are locally used and should not be named with VP9
prefix.

Change-Id: I2c9c746c4027383c16b9ab12b77b4e70e7e7d206

Merge "Factor forward 2D-DCT transforms into vpx_dsp"

Added TODOs for two unused #defines

Change-Id: I70407e9350147d6585667f157d9cfe78c6251d26

Factor forward 2D-DCT transforms into vpx_dsp

This commit factors the 4x4, 8x8, and 16x16 2D-DCT forward
transform operations into vpx_dsp folder.

Change-Id: I084b117b79c0925edcbcabb93f62b9f4bf8dbe7d

mips/dspr2: fix vp9-highbitdepth build

vp9_itrans*_dspr2.c aren't necessary for high bitdepth builds and
notably vp9_itrans8_dspr2.c fails in various configurations using a
codesourcery toolchain:
vp9_itrans8_dspr2.c:31:5: can't find a register in class 'GR_REGS' while reloading 'asm'

Change-Id: I2ac76203e65cc643cb835ab50e95701896d92a1a

Merge "Delete ChangeFilterWorks test"

Code cleanup in vp9_encode_block_intra

Change-Id: Ie4d958b26e586db218f8ee95d5df4bf11f2345a1

Delete ChangeFilterWorks test

This test places 128 in positions that would not be found
in the VP9 filter tables.  The ssse3 code packs this table
into chars and uses the pmaddubsw instruction, which treats
the value as signed.  The ssse3 code checks for 128 in
position 3, skipping the ssse3 code if found, and calls
vp9_convolve8_c().  vp9_convolve8_c() is also used for scaling.
ChangeFilterWorks breaks the ssse3 scaling code found in other
commits.

Change-Id: I1f5a76834bc35180b9094c48f9421bdb19d3d1cb

Fill buffer speed up

Eliminates the byte by byte read from bool decoder,  by reading
in a size_t and then shifting it into place.

Change-Id: I0ed8c7b6f942847e79cc90105dc1d2b5b3deb0d6