From: Simon Pilgrim <llvm-dev@redking.me.uk>
Date: Mon, 19 Sep 2016 20:50:35 +0000 (+0000)
Subject: [X86][SSE] Updated vector abs tests
X-Git-Url: https://granicus.if.org/sourcecode?a=commitdiff_plain;h=4f6fc268076057459815b5dfa35e1b269ef4d4c1;p=llvm

[X86][SSE] Updated vector abs tests

Renamed and added v2i64 / v4i64 tests

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@281937 91177308-0d34-0410-b5e6-96231b3b80d8
---

diff --git a/test/CodeGen/X86/viabs.ll b/test/CodeGen/X86/viabs.ll
index ea3d5cb3869..54a5af13df6 100644
--- a/test/CodeGen/X86/viabs.ll
+++ b/test/CodeGen/X86/viabs.ll
@@ -6,8 +6,8 @@
 ; RUN: llc < %s -mtriple=x86_64-unknown -mattr=+avx512vl | FileCheck %s --check-prefix=AVX --check-prefix=AVX512 --check-prefix=AVX512F --check-prefix=AVX512VL
 ; RUN: llc < %s -mtriple=x86_64-unknown -mattr=+avx512vl,+avx512bw | FileCheck %s --check-prefix=AVX --check-prefix=AVX512 --check-prefix=AVX512BW
 
-define <4 x i32> @test1(<4 x i32> %a) nounwind {
-; SSE2-LABEL: test1:
+define <4 x i32> @test_abs_gt_v4i32(<4 x i32> %a) nounwind {
+; SSE2-LABEL: test_abs_gt_v4i32:
 ; SSE2:       # BB#0:
 ; SSE2-NEXT:    movdqa %xmm0, %xmm1
 ; SSE2-NEXT:    psrad $31, %xmm1
@@ -15,12 +15,12 @@ define <4 x i32> @test1(<4 x i32> %a) nounwind {
 ; SSE2-NEXT:    pxor %xmm1, %xmm0
 ; SSE2-NEXT:    retq
 ;
-; SSSE3-LABEL: test1:
+; SSSE3-LABEL: test_abs_gt_v4i32:
 ; SSSE3:       # BB#0:
 ; SSSE3-NEXT:    pabsd %xmm0, %xmm0
 ; SSSE3-NEXT:    retq
 ;
-; AVX-LABEL: test1:
+; AVX-LABEL: test_abs_gt_v4i32:
 ; AVX:       # BB#0:
 ; AVX-NEXT:    vpabsd %xmm0, %xmm0
 ; AVX-NEXT:    retq
@@ -30,8 +30,8 @@ define <4 x i32> @test1(<4 x i32> %a) nounwind {
   ret <4 x i32> %abs
 }
 
-define <4 x i32> @test2(<4 x i32> %a) nounwind {
-; SSE2-LABEL: test2:
+define <4 x i32> @test_abs_ge_v4i32(<4 x i32> %a) nounwind {
+; SSE2-LABEL: test_abs_ge_v4i32:
 ; SSE2:       # BB#0:
 ; SSE2-NEXT:    movdqa %xmm0, %xmm1
 ; SSE2-NEXT:    psrad $31, %xmm1
@@ -39,12 +39,12 @@ define <4 x i32> @test2(<4 x i32> %a) nounwind {
 ; SSE2-NEXT:    pxor %xmm1, %xmm0
 ; SSE2-NEXT:    retq
 ;
-; SSSE3-LABEL: test2:
+; SSSE3-LABEL: test_abs_ge_v4i32:
 ; SSSE3:       # BB#0:
 ; SSSE3-NEXT:    pabsd %xmm0, %xmm0
 ; SSSE3-NEXT:    retq
 ;
-; AVX-LABEL: test2:
+; AVX-LABEL: test_abs_ge_v4i32:
 ; AVX:       # BB#0:
 ; AVX-NEXT:    vpabsd %xmm0, %xmm0
 ; AVX-NEXT:    retq
@@ -54,8 +54,8 @@ define <4 x i32> @test2(<4 x i32> %a) nounwind {
   ret <4 x i32> %abs
 }
 
-define <8 x i16> @test3(<8 x i16> %a) nounwind {
-; SSE2-LABEL: test3:
+define <8 x i16> @test_abs_gt_v8i16(<8 x i16> %a) nounwind {
+; SSE2-LABEL: test_abs_gt_v8i16:
 ; SSE2:       # BB#0:
 ; SSE2-NEXT:    movdqa %xmm0, %xmm1
 ; SSE2-NEXT:    psraw $15, %xmm1
@@ -63,12 +63,12 @@ define <8 x i16> @test3(<8 x i16> %a) nounwind {
 ; SSE2-NEXT:    pxor %xmm1, %xmm0
 ; SSE2-NEXT:    retq
 ;
-; SSSE3-LABEL: test3:
+; SSSE3-LABEL: test_abs_gt_v8i16:
 ; SSSE3:       # BB#0:
 ; SSSE3-NEXT:    pabsw %xmm0, %xmm0
 ; SSSE3-NEXT:    retq
 ;
-; AVX-LABEL: test3:
+; AVX-LABEL: test_abs_gt_v8i16:
 ; AVX:       # BB#0:
 ; AVX-NEXT:    vpabsw %xmm0, %xmm0
 ; AVX-NEXT:    retq
@@ -78,8 +78,8 @@ define <8 x i16> @test3(<8 x i16> %a) nounwind {
   ret <8 x i16> %abs
 }
 
-define <16 x i8> @test4(<16 x i8> %a) nounwind {
-; SSE2-LABEL: test4:
+define <16 x i8> @test_abs_lt_v16i8(<16 x i8> %a) nounwind {
+; SSE2-LABEL: test_abs_lt_v16i8:
 ; SSE2:       # BB#0:
 ; SSE2-NEXT:    pxor %xmm1, %xmm1
 ; SSE2-NEXT:    pcmpgtb %xmm0, %xmm1
@@ -87,12 +87,12 @@ define <16 x i8> @test4(<16 x i8> %a) nounwind {
 ; SSE2-NEXT:    pxor %xmm1, %xmm0
 ; SSE2-NEXT:    retq
 ;
-; SSSE3-LABEL: test4:
+; SSSE3-LABEL: test_abs_lt_v16i8:
 ; SSSE3:       # BB#0:
 ; SSSE3-NEXT:    pabsb %xmm0, %xmm0
 ; SSSE3-NEXT:    retq
 ;
-; AVX-LABEL: test4:
+; AVX-LABEL: test_abs_lt_v16i8:
 ; AVX:       # BB#0:
 ; AVX-NEXT:    vpabsb %xmm0, %xmm0
 ; AVX-NEXT:    retq
@@ -102,8 +102,8 @@ define <16 x i8> @test4(<16 x i8> %a) nounwind {
   ret <16 x i8> %abs
 }
 
-define <4 x i32> @test5(<4 x i32> %a) nounwind {
-; SSE2-LABEL: test5:
+define <4 x i32> @test_abs_le_v4i32(<4 x i32> %a) nounwind {
+; SSE2-LABEL: test_abs_le_v4i32:
 ; SSE2:       # BB#0:
 ; SSE2-NEXT:    movdqa %xmm0, %xmm1
 ; SSE2-NEXT:    psrad $31, %xmm1
@@ -111,12 +111,12 @@ define <4 x i32> @test5(<4 x i32> %a) nounwind {
 ; SSE2-NEXT:    pxor %xmm1, %xmm0
 ; SSE2-NEXT:    retq
 ;
-; SSSE3-LABEL: test5:
+; SSSE3-LABEL: test_abs_le_v4i32:
 ; SSSE3:       # BB#0:
 ; SSSE3-NEXT:    pabsd %xmm0, %xmm0
 ; SSSE3-NEXT:    retq
 ;
-; AVX-LABEL: test5:
+; AVX-LABEL: test_abs_le_v4i32:
 ; AVX:       # BB#0:
 ; AVX-NEXT:    vpabsd %xmm0, %xmm0
 ; AVX-NEXT:    retq
@@ -126,8 +126,8 @@ define <4 x i32> @test5(<4 x i32> %a) nounwind {
   ret <4 x i32> %abs
 }
 
-define <8 x i32> @test6(<8 x i32> %a) nounwind {
-; SSE2-LABEL: test6:
+define <8 x i32> @test_abs_gt_v8i32(<8 x i32> %a) nounwind {
+; SSE2-LABEL: test_abs_gt_v8i32:
 ; SSE2:       # BB#0:
 ; SSE2-NEXT:    movdqa %xmm0, %xmm2
 ; SSE2-NEXT:    psrad $31, %xmm2
@@ -139,13 +139,13 @@ define <8 x i32> @test6(<8 x i32> %a) nounwind {
 ; SSE2-NEXT:    pxor %xmm2, %xmm1
 ; SSE2-NEXT:    retq
 ;
-; SSSE3-LABEL: test6:
+; SSSE3-LABEL: test_abs_gt_v8i32:
 ; SSSE3:       # BB#0:
 ; SSSE3-NEXT:    pabsd %xmm0, %xmm0
 ; SSSE3-NEXT:    pabsd %xmm1, %xmm1
 ; SSSE3-NEXT:    retq
 ;
-; AVX1-LABEL: test6:
+; AVX1-LABEL: test_abs_gt_v8i32:
 ; AVX1:       # BB#0:
 ; AVX1-NEXT:    vextractf128 $1, %ymm0, %xmm1
 ; AVX1-NEXT:    vpsrad $31, %xmm1, %xmm2
@@ -157,12 +157,12 @@ define <8 x i32> @test6(<8 x i32> %a) nounwind {
 ; AVX1-NEXT:    vxorps %ymm1, %ymm0, %ymm0
 ; AVX1-NEXT:    retq
 ;
-; AVX2-LABEL: test6:
+; AVX2-LABEL: test_abs_gt_v8i32:
 ; AVX2:       # BB#0:
 ; AVX2-NEXT:    vpabsd %ymm0, %ymm0
 ; AVX2-NEXT:    retq
 ;
-; AVX512-LABEL: test6:
+; AVX512-LABEL: test_abs_gt_v8i32:
 ; AVX512:       # BB#0:
 ; AVX512-NEXT:    vpabsd %ymm0, %ymm0
 ; AVX512-NEXT:    retq
@@ -172,8 +172,8 @@ define <8 x i32> @test6(<8 x i32> %a) nounwind {
   ret <8 x i32> %abs
 }
 
-define <8 x i32> @test7(<8 x i32> %a) nounwind {
-; SSE2-LABEL: test7:
+define <8 x i32> @test_abs_ge_v8i32(<8 x i32> %a) nounwind {
+; SSE2-LABEL: test_abs_ge_v8i32:
 ; SSE2:       # BB#0:
 ; SSE2-NEXT:    movdqa %xmm0, %xmm2
 ; SSE2-NEXT:    psrad $31, %xmm2
@@ -185,13 +185,13 @@ define <8 x i32> @test7(<8 x i32> %a) nounwind {
 ; SSE2-NEXT:    pxor %xmm2, %xmm1
 ; SSE2-NEXT:    retq
 ;
-; SSSE3-LABEL: test7:
+; SSSE3-LABEL: test_abs_ge_v8i32:
 ; SSSE3:       # BB#0:
 ; SSSE3-NEXT:    pabsd %xmm0, %xmm0
 ; SSSE3-NEXT:    pabsd %xmm1, %xmm1
 ; SSSE3-NEXT:    retq
 ;
-; AVX1-LABEL: test7:
+; AVX1-LABEL: test_abs_ge_v8i32:
 ; AVX1:       # BB#0:
 ; AVX1-NEXT:    vextractf128 $1, %ymm0, %xmm1
 ; AVX1-NEXT:    vpsrad $31, %xmm1, %xmm2
@@ -203,12 +203,12 @@ define <8 x i32> @test7(<8 x i32> %a) nounwind {
 ; AVX1-NEXT:    vxorps %ymm1, %ymm0, %ymm0
 ; AVX1-NEXT:    retq
 ;
-; AVX2-LABEL: test7:
+; AVX2-LABEL: test_abs_ge_v8i32:
 ; AVX2:       # BB#0:
 ; AVX2-NEXT:    vpabsd %ymm0, %ymm0
 ; AVX2-NEXT:    retq
 ;
-; AVX512-LABEL: test7:
+; AVX512-LABEL: test_abs_ge_v8i32:
 ; AVX512:       # BB#0:
 ; AVX512-NEXT:    vpabsd %ymm0, %ymm0
 ; AVX512-NEXT:    retq
@@ -218,8 +218,8 @@ define <8 x i32> @test7(<8 x i32> %a) nounwind {
   ret <8 x i32> %abs
 }
 
-define <16 x i16> @test8(<16 x i16> %a) nounwind {
-; SSE2-LABEL: test8:
+define <16 x i16> @test_abs_gt_v16i16(<16 x i16> %a) nounwind {
+; SSE2-LABEL: test_abs_gt_v16i16:
 ; SSE2:       # BB#0:
 ; SSE2-NEXT:    movdqa %xmm0, %xmm2
 ; SSE2-NEXT:    psraw $15, %xmm2
@@ -231,13 +231,13 @@ define <16 x i16> @test8(<16 x i16> %a) nounwind {
 ; SSE2-NEXT:    pxor %xmm2, %xmm1
 ; SSE2-NEXT:    retq
 ;
-; SSSE3-LABEL: test8:
+; SSSE3-LABEL: test_abs_gt_v16i16:
 ; SSSE3:       # BB#0:
 ; SSSE3-NEXT:    pabsw %xmm0, %xmm0
 ; SSSE3-NEXT:    pabsw %xmm1, %xmm1
 ; SSSE3-NEXT:    retq
 ;
-; AVX1-LABEL: test8:
+; AVX1-LABEL: test_abs_gt_v16i16:
 ; AVX1:       # BB#0:
 ; AVX1-NEXT:    vextractf128 $1, %ymm0, %xmm1
 ; AVX1-NEXT:    vpsraw $15, %xmm1, %xmm2
@@ -249,12 +249,12 @@ define <16 x i16> @test8(<16 x i16> %a) nounwind {
 ; AVX1-NEXT:    vxorps %ymm1, %ymm0, %ymm0
 ; AVX1-NEXT:    retq
 ;
-; AVX2-LABEL: test8:
+; AVX2-LABEL: test_abs_gt_v16i16:
 ; AVX2:       # BB#0:
 ; AVX2-NEXT:    vpabsw %ymm0, %ymm0
 ; AVX2-NEXT:    retq
 ;
-; AVX512-LABEL: test8:
+; AVX512-LABEL: test_abs_gt_v16i16:
 ; AVX512:       # BB#0:
 ; AVX512-NEXT:    vpabsw %ymm0, %ymm0
 ; AVX512-NEXT:    retq
@@ -264,8 +264,8 @@ define <16 x i16> @test8(<16 x i16> %a) nounwind {
   ret <16 x i16> %abs
 }
 
-define <32 x i8> @test9(<32 x i8> %a) nounwind {
-; SSE2-LABEL: test9:
+define <32 x i8> @test_abs_lt_v32i8(<32 x i8> %a) nounwind {
+; SSE2-LABEL: test_abs_lt_v32i8:
 ; SSE2:       # BB#0:
 ; SSE2-NEXT:    pxor %xmm2, %xmm2
 ; SSE2-NEXT:    pxor %xmm3, %xmm3
@@ -277,13 +277,13 @@ define <32 x i8> @test9(<32 x i8> %a) nounwind {
 ; SSE2-NEXT:    pxor %xmm2, %xmm1
 ; SSE2-NEXT:    retq
 ;
-; SSSE3-LABEL: test9:
+; SSSE3-LABEL: test_abs_lt_v32i8:
 ; SSSE3:       # BB#0:
 ; SSSE3-NEXT:    pabsb %xmm0, %xmm0
 ; SSSE3-NEXT:    pabsb %xmm1, %xmm1
 ; SSSE3-NEXT:    retq
 ;
-; AVX1-LABEL: test9:
+; AVX1-LABEL: test_abs_lt_v32i8:
 ; AVX1:       # BB#0:
 ; AVX1-NEXT:    vextractf128 $1, %ymm0, %xmm1
 ; AVX1-NEXT:    vpxor %xmm2, %xmm2, %xmm2
@@ -296,12 +296,12 @@ define <32 x i8> @test9(<32 x i8> %a) nounwind {
 ; AVX1-NEXT:    vxorps %ymm4, %ymm0, %ymm0
 ; AVX1-NEXT:    retq
 ;
-; AVX2-LABEL: test9:
+; AVX2-LABEL: test_abs_lt_v32i8:
 ; AVX2:       # BB#0:
 ; AVX2-NEXT:    vpabsb %ymm0, %ymm0
 ; AVX2-NEXT:    retq
 ;
-; AVX512-LABEL: test9:
+; AVX512-LABEL: test_abs_lt_v32i8:
 ; AVX512:       # BB#0:
 ; AVX512-NEXT:    vpabsb %ymm0, %ymm0
 ; AVX512-NEXT:    retq
@@ -311,8 +311,8 @@ define <32 x i8> @test9(<32 x i8> %a) nounwind {
   ret <32 x i8> %abs
 }
 
-define <8 x i32> @test10(<8 x i32> %a) nounwind {
-; SSE2-LABEL: test10:
+define <8 x i32> @test_abs_le_v8i32(<8 x i32> %a) nounwind {
+; SSE2-LABEL: test_abs_le_v8i32:
 ; SSE2:       # BB#0:
 ; SSE2-NEXT:    movdqa %xmm0, %xmm2
 ; SSE2-NEXT:    psrad $31, %xmm2
@@ -324,13 +324,13 @@ define <8 x i32> @test10(<8 x i32> %a) nounwind {
 ; SSE2-NEXT:    pxor %xmm2, %xmm1
 ; SSE2-NEXT:    retq
 ;
-; SSSE3-LABEL: test10:
+; SSSE3-LABEL: test_abs_le_v8i32:
 ; SSSE3:       # BB#0:
 ; SSSE3-NEXT:    pabsd %xmm0, %xmm0
 ; SSSE3-NEXT:    pabsd %xmm1, %xmm1
 ; SSSE3-NEXT:    retq
 ;
-; AVX1-LABEL: test10:
+; AVX1-LABEL: test_abs_le_v8i32:
 ; AVX1:       # BB#0:
 ; AVX1-NEXT:    vextractf128 $1, %ymm0, %xmm1
 ; AVX1-NEXT:    vpsrad $31, %xmm1, %xmm2
@@ -342,12 +342,12 @@ define <8 x i32> @test10(<8 x i32> %a) nounwind {
 ; AVX1-NEXT:    vxorps %ymm1, %ymm0, %ymm0
 ; AVX1-NEXT:    retq
 ;
-; AVX2-LABEL: test10:
+; AVX2-LABEL: test_abs_le_v8i32:
 ; AVX2:       # BB#0:
 ; AVX2-NEXT:    vpabsd %ymm0, %ymm0
 ; AVX2-NEXT:    retq
 ;
-; AVX512-LABEL: test10:
+; AVX512-LABEL: test_abs_le_v8i32:
 ; AVX512:       # BB#0:
 ; AVX512-NEXT:    vpabsd %ymm0, %ymm0
 ; AVX512-NEXT:    retq
@@ -357,8 +357,8 @@ define <8 x i32> @test10(<8 x i32> %a) nounwind {
   ret <8 x i32> %abs
 }
 
-define <16 x i32> @test11(<16 x i32> %a) nounwind {
-; SSE2-LABEL: test11:
+define <16 x i32> @test_abs_le_16i32(<16 x i32> %a) nounwind {
+; SSE2-LABEL: test_abs_le_16i32:
 ; SSE2:       # BB#0:
 ; SSE2-NEXT:    movdqa %xmm0, %xmm4
 ; SSE2-NEXT:    psrad $31, %xmm4
@@ -378,7 +378,7 @@ define <16 x i32> @test11(<16 x i32> %a) nounwind {
 ; SSE2-NEXT:    pxor %xmm4, %xmm3
 ; SSE2-NEXT:    retq
 ;
-; SSSE3-LABEL: test11:
+; SSSE3-LABEL: test_abs_le_16i32:
 ; SSSE3:       # BB#0:
 ; SSSE3-NEXT:    pabsd %xmm0, %xmm0
 ; SSSE3-NEXT:    pabsd %xmm1, %xmm1
@@ -386,7 +386,7 @@ define <16 x i32> @test11(<16 x i32> %a) nounwind {
 ; SSSE3-NEXT:    pabsd %xmm3, %xmm3
 ; SSSE3-NEXT:    retq
 ;
-; AVX1-LABEL: test11:
+; AVX1-LABEL: test_abs_le_16i32:
 ; AVX1:       # BB#0:
 ; AVX1-NEXT:    vextractf128 $1, %ymm0, %xmm2
 ; AVX1-NEXT:    vpsrad $31, %xmm2, %xmm3
@@ -406,13 +406,13 @@ define <16 x i32> @test11(<16 x i32> %a) nounwind {
 ; AVX1-NEXT:    vxorps %ymm2, %ymm1, %ymm1
 ; AVX1-NEXT:    retq
 ;
-; AVX2-LABEL: test11:
+; AVX2-LABEL: test_abs_le_16i32:
 ; AVX2:       # BB#0:
 ; AVX2-NEXT:    vpabsd %ymm0, %ymm0
 ; AVX2-NEXT:    vpabsd %ymm1, %ymm1
 ; AVX2-NEXT:    retq
 ;
-; AVX512-LABEL: test11:
+; AVX512-LABEL: test_abs_le_16i32:
 ; AVX512:       # BB#0:
 ; AVX512-NEXT:    vpabsd %zmm0, %zmm0
 ; AVX512-NEXT:    retq
@@ -422,8 +422,95 @@ define <16 x i32> @test11(<16 x i32> %a) nounwind {
   ret <16 x i32> %abs
 }
 
-define <8 x i64> @test12(<8 x i64> %a) nounwind {
-; SSE-LABEL: test12:
+define <2 x i64> @test_abs_ge_v2i64(<2 x i64> %a) nounwind {
+; SSE-LABEL: test_abs_ge_v2i64:
+; SSE:       # BB#0:
+; SSE-NEXT:    movdqa %xmm0, %xmm1
+; SSE-NEXT:    psrad $31, %xmm1
+; SSE-NEXT:    pshufd {{.*#+}} xmm1 = xmm1[1,1,3,3]
+; SSE-NEXT:    paddq %xmm1, %xmm0
+; SSE-NEXT:    pxor %xmm1, %xmm0
+; SSE-NEXT:    retq
+;
+; AVX1-LABEL: test_abs_ge_v2i64:
+; AVX1:       # BB#0:
+; AVX1-NEXT:    vpsrad $31, %xmm0, %xmm1
+; AVX1-NEXT:    vpshufd {{.*#+}} xmm1 = xmm1[1,1,3,3]
+; AVX1-NEXT:    vpaddq %xmm1, %xmm0, %xmm0
+; AVX1-NEXT:    vpxor %xmm1, %xmm0, %xmm0
+; AVX1-NEXT:    retq
+;
+; AVX2-LABEL: test_abs_ge_v2i64:
+; AVX2:       # BB#0:
+; AVX2-NEXT:    vpsrad $31, %xmm0, %xmm1
+; AVX2-NEXT:    vpshufd {{.*#+}} xmm1 = xmm1[1,1,3,3]
+; AVX2-NEXT:    vpaddq %xmm1, %xmm0, %xmm0
+; AVX2-NEXT:    vpxor %xmm1, %xmm0, %xmm0
+; AVX2-NEXT:    retq
+;
+; AVX512-LABEL: test_abs_ge_v2i64:
+; AVX512:       # BB#0:
+; AVX512-NEXT:    vpsraq $63, %xmm0, %xmm1
+; AVX512-NEXT:    vpaddq %xmm1, %xmm0, %xmm0
+; AVX512-NEXT:    vpxorq %xmm1, %xmm0, %xmm0
+; AVX512-NEXT:    retq
+  %tmp1neg = sub <2 x i64> zeroinitializer, %a
+  %b = icmp sge <2 x i64> %a, zeroinitializer
+  %abs = select <2 x i1> %b, <2 x i64> %a, <2 x i64> %tmp1neg
+  ret <2 x i64> %abs
+}
+
+define <4 x i64> @test_abs_gt_v4i64(<4 x i64> %a) nounwind {
+; SSE-LABEL: test_abs_gt_v4i64:
+; SSE:       # BB#0:
+; SSE-NEXT:    movdqa %xmm0, %xmm2
+; SSE-NEXT:    psrad $31, %xmm2
+; SSE-NEXT:    pshufd {{.*#+}} xmm2 = xmm2[1,1,3,3]
+; SSE-NEXT:    paddq %xmm2, %xmm0
+; SSE-NEXT:    pxor %xmm2, %xmm0
+; SSE-NEXT:    movdqa %xmm1, %xmm2
+; SSE-NEXT:    psrad $31, %xmm2
+; SSE-NEXT:    pshufd {{.*#+}} xmm2 = xmm2[1,1,3,3]
+; SSE-NEXT:    paddq %xmm2, %xmm1
+; SSE-NEXT:    pxor %xmm2, %xmm1
+; SSE-NEXT:    retq
+;
+; AVX1-LABEL: test_abs_gt_v4i64:
+; AVX1:       # BB#0:
+; AVX1-NEXT:    vextractf128 $1, %ymm0, %xmm1
+; AVX1-NEXT:    vpsrad $31, %xmm1, %xmm2
+; AVX1-NEXT:    vpshufd {{.*#+}} xmm2 = xmm2[1,1,3,3]
+; AVX1-NEXT:    vpaddq %xmm2, %xmm1, %xmm1
+; AVX1-NEXT:    vpsrad $31, %xmm0, %xmm3
+; AVX1-NEXT:    vpshufd {{.*#+}} xmm3 = xmm3[1,1,3,3]
+; AVX1-NEXT:    vpaddq %xmm3, %xmm0, %xmm0
+; AVX1-NEXT:    vinsertf128 $1, %xmm1, %ymm0, %ymm0
+; AVX1-NEXT:    vinsertf128 $1, %xmm2, %ymm3, %ymm1
+; AVX1-NEXT:    vxorps %ymm1, %ymm0, %ymm0
+; AVX1-NEXT:    retq
+;
+; AVX2-LABEL: test_abs_gt_v4i64:
+; AVX2:       # BB#0:
+; AVX2-NEXT:    vpsrad $31, %ymm0, %ymm1
+; AVX2-NEXT:    vpshufd {{.*#+}} ymm1 = ymm1[1,1,3,3,5,5,7,7]
+; AVX2-NEXT:    vpaddq %ymm1, %ymm0, %ymm0
+; AVX2-NEXT:    vpxor %ymm1, %ymm0, %ymm0
+; AVX2-NEXT:    retq
+;
+; AVX512-LABEL: test_abs_gt_v4i64:
+; AVX512:       # BB#0:
+; AVX512-NEXT:    vpsraq $63, %ymm0, %ymm1
+; AVX512-NEXT:    vpaddq %ymm1, %ymm0, %ymm0
+; AVX512-NEXT:    vpxorq %ymm1, %ymm0, %ymm0
+; AVX512-NEXT:    retq
+  %tmp1neg = sub <4 x i64> zeroinitializer, %a
+  %b = icmp sgt <4 x i64> %a, <i64 -1, i64 -1, i64 -1, i64 -1>
+  %abs = select <4 x i1> %b, <4 x i64> %a, <4 x i64> %tmp1neg
+  ret <4 x i64> %abs
+}
+
+define <8 x i64> @test_abs_le_v8i64(<8 x i64> %a) nounwind {
+; SSE-LABEL: test_abs_le_v8i64:
 ; SSE:       # BB#0:
 ; SSE-NEXT:    movdqa %xmm0, %xmm4
 ; SSE-NEXT:    psrad $31, %xmm4
@@ -447,7 +534,7 @@ define <8 x i64> @test12(<8 x i64> %a) nounwind {
 ; SSE-NEXT:    pxor %xmm4, %xmm3
 ; SSE-NEXT:    retq
 ;
-; AVX1-LABEL: test12:
+; AVX1-LABEL: test_abs_le_v8i64:
 ; AVX1:       # BB#0:
 ; AVX1-NEXT:    vextractf128 $1, %ymm0, %xmm2
 ; AVX1-NEXT:    vpsrad $31, %xmm2, %xmm3
@@ -471,7 +558,7 @@ define <8 x i64> @test12(<8 x i64> %a) nounwind {
 ; AVX1-NEXT:    vxorps %ymm2, %ymm1, %ymm1
 ; AVX1-NEXT:    retq
 ;
-; AVX2-LABEL: test12:
+; AVX2-LABEL: test_abs_le_v8i64:
 ; AVX2:       # BB#0:
 ; AVX2-NEXT:    vpsrad $31, %ymm0, %ymm2
 ; AVX2-NEXT:    vpshufd {{.*#+}} ymm2 = ymm2[1,1,3,3,5,5,7,7]
@@ -483,7 +570,7 @@ define <8 x i64> @test12(<8 x i64> %a) nounwind {
 ; AVX2-NEXT:    vpxor %ymm2, %ymm1, %ymm1
 ; AVX2-NEXT:    retq
 ;
-; AVX512-LABEL: test12:
+; AVX512-LABEL: test_abs_le_v8i64:
 ; AVX512:       # BB#0:
 ; AVX512-NEXT:    vpabsq %zmm0, %zmm0
 ; AVX512-NEXT:    retq
@@ -493,8 +580,8 @@ define <8 x i64> @test12(<8 x i64> %a) nounwind {
   ret <8 x i64> %abs
 }
 
-define <8 x i64> @test13(<8 x i64>* %a.ptr) nounwind {
-; SSE-LABEL: test13:
+define <8 x i64> @test_abs_le_v8i64_fold(<8 x i64>* %a.ptr) nounwind {
+; SSE-LABEL: test_abs_le_v8i64_fold:
 ; SSE:       # BB#0:
 ; SSE-NEXT:    movdqu (%rdi), %xmm0
 ; SSE-NEXT:    movdqu 16(%rdi), %xmm1
@@ -522,7 +609,7 @@ define <8 x i64> @test13(<8 x i64>* %a.ptr) nounwind {
 ; SSE-NEXT:    pxor %xmm4, %xmm3
 ; SSE-NEXT:    retq
 ;
-; AVX1-LABEL: test13:
+; AVX1-LABEL: test_abs_le_v8i64_fold:
 ; AVX1:       # BB#0:
 ; AVX1-NEXT:    vmovups (%rdi), %ymm0
 ; AVX1-NEXT:    vmovups 32(%rdi), %ymm1
@@ -548,7 +635,7 @@ define <8 x i64> @test13(<8 x i64>* %a.ptr) nounwind {
 ; AVX1-NEXT:    vxorps %ymm2, %ymm1, %ymm1
 ; AVX1-NEXT:    retq
 ;
-; AVX2-LABEL: test13:
+; AVX2-LABEL: test_abs_le_v8i64_fold:
 ; AVX2:       # BB#0:
 ; AVX2-NEXT:    vmovdqu (%rdi), %ymm0
 ; AVX2-NEXT:    vmovdqu 32(%rdi), %ymm1
@@ -562,7 +649,7 @@ define <8 x i64> @test13(<8 x i64>* %a.ptr) nounwind {
 ; AVX2-NEXT:    vpxor %ymm2, %ymm1, %ymm1
 ; AVX2-NEXT:    retq
 ;
-; AVX512-LABEL: test13:
+; AVX512-LABEL: test_abs_le_v8i64_fold:
 ; AVX512:       # BB#0:
 ; AVX512-NEXT:    vpabsq (%rdi), %zmm0
 ; AVX512-NEXT:    retq
@@ -573,8 +660,8 @@ define <8 x i64> @test13(<8 x i64>* %a.ptr) nounwind {
   ret <8 x i64> %abs
 }
 
-define <64 x i8> @test14(<64 x i8> %a) nounwind {
-; SSE2-LABEL: test14:
+define <64 x i8> @test_abs_lt_v64i8(<64 x i8> %a) nounwind {
+; SSE2-LABEL: test_abs_lt_v64i8:
 ; SSE2:       # BB#0:
 ; SSE2-NEXT:    pxor %xmm4, %xmm4
 ; SSE2-NEXT:    pxor %xmm5, %xmm5
@@ -594,7 +681,7 @@ define <64 x i8> @test14(<64 x i8> %a) nounwind {
 ; SSE2-NEXT:    pxor %xmm4, %xmm3
 ; SSE2-NEXT:    retq
 ;
-; SSSE3-LABEL: test14:
+; SSSE3-LABEL: test_abs_lt_v64i8:
 ; SSSE3:       # BB#0:
 ; SSSE3-NEXT:    pabsb %xmm0, %xmm0
 ; SSSE3-NEXT:    pabsb %xmm1, %xmm1
@@ -602,7 +689,7 @@ define <64 x i8> @test14(<64 x i8> %a) nounwind {
 ; SSSE3-NEXT:    pabsb %xmm3, %xmm3
 ; SSSE3-NEXT:    retq
 ;
-; AVX1-LABEL: test14:
+; AVX1-LABEL: test_abs_lt_v64i8:
 ; AVX1:       # BB#0:
 ; AVX1-NEXT:    vextractf128 $1, %ymm0, %xmm2
 ; AVX1-NEXT:    vpxor %xmm3, %xmm3, %xmm3
@@ -623,19 +710,19 @@ define <64 x i8> @test14(<64 x i8> %a) nounwind {
 ; AVX1-NEXT:    vxorps %ymm5, %ymm1, %ymm1
 ; AVX1-NEXT:    retq
 ;
-; AVX2-LABEL: test14:
+; AVX2-LABEL: test_abs_lt_v64i8:
 ; AVX2:       # BB#0:
 ; AVX2-NEXT:    vpabsb %ymm0, %ymm0
 ; AVX2-NEXT:    vpabsb %ymm1, %ymm1
 ; AVX2-NEXT:    retq
 ;
-; AVX512F-LABEL: test14:
+; AVX512F-LABEL: test_abs_lt_v64i8:
 ; AVX512F:       # BB#0:
 ; AVX512F-NEXT:    vpabsb %ymm0, %ymm0
 ; AVX512F-NEXT:    vpabsb %ymm1, %ymm1
 ; AVX512F-NEXT:    retq
 ;
-; AVX512BW-LABEL: test14:
+; AVX512BW-LABEL: test_abs_lt_v64i8:
 ; AVX512BW:       # BB#0:
 ; AVX512BW-NEXT:    vpabsb %zmm0, %zmm0
 ; AVX512BW-NEXT:    retq
@@ -645,8 +732,8 @@ define <64 x i8> @test14(<64 x i8> %a) nounwind {
   ret <64 x i8> %abs
 }
 
-define <32 x i16> @test15(<32 x i16> %a) nounwind {
-; SSE2-LABEL: test15:
+define <32 x i16> @test_abs_gt_v32i16(<32 x i16> %a) nounwind {
+; SSE2-LABEL: test_abs_gt_v32i16:
 ; SSE2:       # BB#0:
 ; SSE2-NEXT:    movdqa %xmm0, %xmm4
 ; SSE2-NEXT:    psraw $15, %xmm4
@@ -666,7 +753,7 @@ define <32 x i16> @test15(<32 x i16> %a) nounwind {
 ; SSE2-NEXT:    pxor %xmm4, %xmm3
 ; SSE2-NEXT:    retq
 ;
-; SSSE3-LABEL: test15:
+; SSSE3-LABEL: test_abs_gt_v32i16:
 ; SSSE3:       # BB#0:
 ; SSSE3-NEXT:    pabsw %xmm0, %xmm0
 ; SSSE3-NEXT:    pabsw %xmm1, %xmm1
@@ -674,7 +761,7 @@ define <32 x i16> @test15(<32 x i16> %a) nounwind {
 ; SSSE3-NEXT:    pabsw %xmm3, %xmm3
 ; SSSE3-NEXT:    retq
 ;
-; AVX1-LABEL: test15:
+; AVX1-LABEL: test_abs_gt_v32i16:
 ; AVX1:       # BB#0:
 ; AVX1-NEXT:    vextractf128 $1, %ymm0, %xmm2
 ; AVX1-NEXT:    vpsraw $15, %xmm2, %xmm3
@@ -694,19 +781,19 @@ define <32 x i16> @test15(<32 x i16> %a) nounwind {
 ; AVX1-NEXT:    vxorps %ymm2, %ymm1, %ymm1
 ; AVX1-NEXT:    retq
 ;
-; AVX2-LABEL: test15:
+; AVX2-LABEL: test_abs_gt_v32i16:
 ; AVX2:       # BB#0:
 ; AVX2-NEXT:    vpabsw %ymm0, %ymm0
 ; AVX2-NEXT:    vpabsw %ymm1, %ymm1
 ; AVX2-NEXT:    retq
 ;
-; AVX512F-LABEL: test15:
+; AVX512F-LABEL: test_abs_gt_v32i16:
 ; AVX512F:       # BB#0:
 ; AVX512F-NEXT:    vpabsw %ymm0, %ymm0
 ; AVX512F-NEXT:    vpabsw %ymm1, %ymm1
 ; AVX512F-NEXT:    retq
 ;
-; AVX512BW-LABEL: test15:
+; AVX512BW-LABEL: test_abs_gt_v32i16:
 ; AVX512BW:       # BB#0:
 ; AVX512BW-NEXT:    vpabsw %zmm0, %zmm0
 ; AVX512BW-NEXT:    retq