]> granicus.if.org Git - llvm/commitdiff
Fix unused variable warning
authorSimon Pilgrim <llvm-dev@redking.me.uk>
Tue, 24 Jan 2017 11:54:27 +0000 (11:54 +0000)
committerSimon Pilgrim <llvm-dev@redking.me.uk>
Tue, 24 Jan 2017 11:54:27 +0000 (11:54 +0000)
git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@292921 91177308-0d34-0410-b5e6-96231b3b80d8

lib/Target/X86/X86ISelLowering.cpp

index 8cf7383b8d7082f64eba30603070bfd2bbbe543d..615ab9eb0c9b4cf9e7685191efce83e39a8eed83 100644 (file)
@@ -30469,7 +30469,6 @@ static SDValue combineVectorShift(SDNode *N, SelectionDAG &DAG,
          "Unexpected shift opcode");
   bool LogicalShift = X86ISD::VSHLI == Opcode || X86ISD::VSRLI == Opcode;
   EVT VT = N->getValueType(0);
-  unsigned NumElts = VT.getVectorNumElements();
   unsigned NumBitsPerElt = VT.getScalarSizeInBits();
 
   // This fails for mask register (vXi1) shifts.
@@ -30511,7 +30510,8 @@ static SDValue combineVectorShift(SDNode *N, SelectionDAG &DAG,
   SmallVector<APInt, 32> EltBits;
   if (N->isOnlyUserOf(N0.getNode()) &&
       getTargetConstantBitsFromNode(N0, NumBitsPerElt, UndefElts, EltBits)) {
-    assert(EltBits.size() == NumElts && "Unexpected shift value type");
+    assert(EltBits.size() == VT.getVectorNumElements() &&
+           "Unexpected shift value type");
     unsigned ShiftImm = ShiftVal.getZExtValue();
     for (APInt &Elt : EltBits) {
       if (X86ISD::VSHLI == Opcode)