]> granicus.if.org Git - llvm/commitdiff
[x86] regenerate checks; NFC
authorSanjay Patel <spatel@rotateright.com>
Fri, 25 Aug 2017 19:25:03 +0000 (19:25 +0000)
committerSanjay Patel <spatel@rotateright.com>
Fri, 25 Aug 2017 19:25:03 +0000 (19:25 +0000)
git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@311793 91177308-0d34-0410-b5e6-96231b3b80d8

test/CodeGen/X86/imul-lea-2.ll
test/CodeGen/X86/imul-lea.ll

index 56a42fc658b6a0e879e2978fc453e946d5887e14..a633e453c887e4c455c8341b94d7c68e95312dcd 100644 (file)
@@ -1,19 +1,26 @@
-; RUN: llc < %s -mtriple=x86_64-- | FileCheck %s
+; NOTE: Assertions have been autogenerated by utils/update_llc_test_checks.py
+; RUN: llc < %s -mtriple=x86_64-unknown-unknown | FileCheck %s
 
-; CHECK-NOT: imul
 
 define i64 @t1(i64 %a) nounwind readnone {
+; CHECK-LABEL: t1:
+; CHECK:       # BB#0: # %entry
+; CHECK-NEXT:    leaq (%rdi,%rdi,8), %rax
+; CHECK-NEXT:    leaq (%rax,%rax,8), %rax
+; CHECK-NEXT:    retq
 entry:
   %0 = mul i64 %a, 81
-; CHECK: lea
-; CHECK: lea
   ret i64 %0
 }
 
 define i64 @t2(i64 %a) nounwind readnone {
+; CHECK-LABEL: t2:
+; CHECK:       # BB#0: # %entry
+; CHECK-NEXT:    shlq $3, %rdi
+; CHECK-NEXT:    leaq (%rdi,%rdi,4), %rax
+; CHECK-NEXT:    retq
 entry:
   %0 = mul i64 %a, 40
-; CHECK: shl
-; CHECK: lea
   ret i64 %0
 }
+
index 0ad7ea66e858cfd44f30178f7f679b9bd0427a6d..48490074ac34cf5a8b6290c6bcc5dd3b6056cf9e 100644 (file)
@@ -1,12 +1,16 @@
-; RUN: llc < %s -mtriple=i686-- | FileCheck %s
+; NOTE: Assertions have been autogenerated by utils/update_llc_test_checks.py
+; RUN: llc < %s -mtriple=i686-unknown-unknown | FileCheck %s
 
 declare i32 @foo()
 
 define i32 @test() {
+; CHECK-LABEL: test:
+; CHECK:       # BB#0:
+; CHECK-NEXT:    calll foo
+; CHECK-NEXT:    leal (%eax,%eax,8), %eax
+; CHECK-NEXT:    retl
   %tmp.0 = tail call i32 @foo( )
   %tmp.1 = mul i32 %tmp.0, 9
-; CHECK-NOT: mul
-; CHECK: lea
   ret i32 %tmp.1
 }